@article{Fajardo Jaimes_2017, title={Comparative analysis of threshold voltage extraction techniques based in the MOSFET gm/ID characteristic}, volume={21}, url={https://revistas.udistrital.edu.co/index.php/Tecnura/article/view/9466}, DOI={10.14483/udistrital.jour.tecnura.2017.2.a02}, abstractNote={<p><strong>Contexto:</strong> En los dispositivos de ultrabaja potencia son necesarios procedimientos precisos de extracción de voltaje de umbral del MOSFET. Estos se basan en la medición de la eficiencia de la transconductancia (gm/ID) y su primera derivada respecto al voltaje puerta-fuente (d(gm/ID)/ dVGS). Para aumentar en algunas decenas de mV la precisión del voltaje de umbral extraído, se recurre a un proceso de corrección de errores que disminuye la influencia del voltaje dreno-fuente (VDS) que teóricamente debería ser 0 V. Típicamente, en el montaje experimental, el VDS es mayor a 10 mV con el fin de evitar el ruido eléctrico, pero menor a un cierto valor máximo con el fin de permitir que el MOSFET siempre opere en su región lineal.</p><p><strong>Objetivo:</strong> Comparar el procedimiento de extracción propuesto por Schneider <em>et al.</em> (2006) y el método propuesto por Rudenko et al. (2011) con un escenario de prueba genérico, controlado y coherente. </p><p><strong>Método:</strong> Se implementó un escenario de prueba en el <em>software</em> <em>Matlab</em><sup>â</sup> para un MOSFET de canal largo fabricado en un proceso estándar CMOS de 0,35 mm, usando el modelo Advanced Compact MOSFET<em> </em>(ACM). Para comparar los dos procesos de extracción se tomó el concepto de potencia de corrección del error (PEC), el valor de este cuantifica la sensibilidad del proceso de extracción con respecto al valor no 0V del VDS usado experimentalmente (i.e., efecto NZ-DS).</p><p><strong>Resultados:</strong> Considerando el promedio, el máximo y el mínimo PEC obtenido para ambas metodologías de extracción, el procedimiento de corrección de errores propuesto en Siebel, Schneider y Galup (2012) y Schneider <em>et al.</em> (2006) estima el efecto NZ-DS mejor que el procedimiento propuesto en Rudenko <em>et al.</em> (2011) para un MOSFET de canal largo fabricado en un proceso estándar CMOS de 0,35 μm, cuando el VDS es inferior a 50 mV.</p><p><strong>Conclusiones:</strong> El procedimiento de extracción de Vth propuesto por Schneider <em>et al.</em> (2006) es más robusto que el sugerido en Rudenko <em>et al.</em> (2011) con respecto al efecto NZ-DS.</p>}, number={52}, journal={Tecnura}, author={Fajardo Jaimes, Arturo}, year={2017}, month={abr.}, pages={32–44} }