MÉTODO PARA LA EVALUACIÓN DE UN MICROCONTROLADOR DE NÚCLEO ABIERTO

  • Sibilla B Luz Federal University of Technology – UTFPR.
  • Christophe F. L. Bricout
  • Ricardo P. Jasinski Federal University of Technology – UTFPR.
  • Volnei A. Pedroni Federal University of Technology – UTFPR.
Palabras clave: Verifi cación, test bench, microcontrolador, Ethernet, IP core, VHDL. (es_ES)

Resumen (es_ES)

La etapa de verifi cación desempeña un papel fundamental en el diseñoe implementación de microcontroladores. Con el fi n de realizar una verificación acertada del diseño, son utilizadas algunas técnicas de verificación funcional tales como: pruebas defi nidas por el diseñador paraverifi car el desempeño ante casos extremos, la simulación a través detestbenches, y la ejecución de aplicaciones extensas. El proyecto propuestoen este trabajo tiene como objetivo desarrollar e implementarun método para la evaluación de un microcontrolador de núcleo abierto,con la realización de pruebas directamente sobre el hardware. Esteenfoque presenta como ventajas, un proceso mucho más rápido queotros métodos que emplean simulaciones y menos requerimiento dememoria para las pruebas. Un Ethernet IP Core ha sido integrado alproyecto, con el fi n de hacer que el método sea independiente del sistemaoperativo, de la arquitectura de microprocesador y de la herramientade diseño.

Descargas

La descarga de datos todavía no está disponible.

Biografía del autor/a

Christophe F. L. Bricout
PhD in Micro Systems.AXP Microeletrônica.
Ricardo P. Jasinski, Federal University of Technology – UTFPR.
MSc in Electrical Engineering.
Volnei A. Pedroni, Federal University of Technology – UTFPR.
PhD in Electrical Engineering.

Referencias

F. Casaubieith et. al., “Functional verification methodology of Chameleon Processor,” Proceedings of 33rd Design Automation Conference, pp. 421-426, June, 1996.

J. Kumar, C. Pixley, “Logic and functional verification in a commercial semiconductor environment,” International Conference on Application of Concurrency to System Design, pp. 8-15, March, 1998.

J. Bergeron, Functional verification of HDL models, 2nd ed. New York, NY: Kluwer Academic Publishers, 2002.

L. Fournier, Y. Arbetman, M. Levinger, “Functional verification methodology for microprocessors using the Genesys test-program generator,” Proceedings of Design, Automation and Test in Europe Conference, pp. 434-441, March, 1999.

W. S. Encinas Jr, C. A. Dueñas, “Functional verification in 8-bit microcontrollers: A case study,” Proc. of Symposium on Microelectronics and Devices, SBMicro 2001, pp. 1668-173, September., 2001.

J. Monaco, D. Holloway, R. Raina, “Functional verification methodology for the PowerPC 604 microprocessor,” Proc. of 33rd. Proceedings Design Automation Conference, pp. 319-324, June, 1996.

M. Kantrowitz, L. M. Noack, “I’m done simulating; now what? Verification coverage analysis and correctness checking of the DECchip 21164 Alpha microprocessor”, Proceedings of 33rd Design Automation Conference, pp. 325-330, 1996.

K. R. G. da Silva, E. U. K. Melcher, G. C. S. Araújo, V. A. Pimenta, “An automatic testbench generation tool for a SystemC functional verification methodology,” Proceedings of 17th Symposium on Integrated Circuits and Systems Design, SBCCI 2004, pp. 66-70, September, 2004.

OpenCores, available at: http://opencores.org. Accessed: April, 2007.

OpenCores, available at: http://opencores.org/?do=project&who=avr _core. Accessed: April, 2007.

OpenCores, available at: http://opencores.org/?do=project&who=ethmac. Accessed: April, 2007.

A. Y. C. Heng, “Bittwist,” Faculty of Information Technology, Multimedia University, 2006. Available at: http://bittwist.sourceforge.net. Accessed: November, 2007.

L. Degioanni, G. Varenni, F. Risso, B. John, “WinDump: tcpdump for Windows,” 2006. Available at: http://www.winpcap.org/windump. Accessed: November, 2007.

A. Y. C. Heng, “Bittwiste,” Faculty of Information Technology, Multimedia University, 2006. Available at: http://bittwist.sourceforge.net. Accessed: November, 2007.

Cómo citar
Luz, S. B., Bricout, C. F. L., Jasinski, R. P., & Pedroni, V. A. (2011). MÉTODO PARA LA EVALUACIÓN DE UN MICROCONTROLADOR DE NÚCLEO ABIERTO. Visión electrónica, 5(2), 59-68. https://doi.org/10.14483/22484728.3570
Publicado: 2011-12-16
Sección
Visión Investigadora