Comparación de las técnicas de extracción del voltaje de umbral basadas en la característica gm/ID del MOSFET

Arturo Fajardo Jaimes

Resumen


Contexto: En los dispositivos de ultrabaja potencia son necesarios procedimientos precisos de extracción de voltaje de umbral del MOSFET. Estos se basan en la medición de la eficiencia de la transconductancia (gm/ID) y su primera derivada respecto al voltaje puerta-fuente (d(gm/ID)/ dVGS). Para aumentar en algunas decenas de mV la precisión del voltaje de umbral extraído, se recurre a un proceso de corrección de errores que disminuye la influencia del voltaje dreno-fuente (VDS) que teóricamente debería ser 0 V. Típicamente, en el montaje experimental, el VDS es mayor a 10 mV con el fin de evitar el ruido eléctrico, pero menor a un cierto valor máximo con el fin de permitir que el MOSFET siempre opere en su región lineal.

Objetivo: Comparar el procedimiento de extracción propuesto por Schneider et al. (2006) y el método propuesto por Rudenko et al. (2011) con un escenario de prueba genérico, controlado y coherente. 

Método: Se implementó un escenario de prueba en el software Matlabâ para un MOSFET de canal largo fabricado en un proceso estándar CMOS de 0,35 mm, usando el modelo Advanced Compact MOSFET (ACM). Para comparar los dos procesos de extracción se tomó el concepto de potencia de corrección del error (PEC), el valor de este cuantifica la sensibilidad del proceso de extracción con respecto al valor no 0V del VDS usado experimentalmente (i.e., efecto NZ-DS).

Resultados: Considerando el promedio, el máximo y el mínimo PEC obtenido para ambas metodologías de extracción, el procedimiento de corrección de errores propuesto en Siebel, Schneider y Galup (2012) y Schneider et al. (2006) estima el efecto NZ-DS mejor que el procedimiento propuesto en Rudenko et al. (2011) para un MOSFET de canal largo fabricado en un proceso estándar CMOS de 0,35 μm, cuando el VDS es inferior a 50 mV.

Conclusiones: El procedimiento de extracción de Vth propuesto por Schneider et al. (2006) es más robusto que el sugerido en Rudenko et al. (2011) con respecto al efecto NZ-DS.


Palabras clave


Extracción del voltaje de umbral; modelamiento de MOSFET; eficiencia transconductancia Gm/ID

Texto completo:

PDF (English) HTML (English)

Referencias


Binkley, D.M. (2008). Tradeoffs and Optimization in Analog CMOS Design. Chicheste: John Wiley & Sons -Interscienc.

Corless, R.M. et al. (1996). On the LambertW Function. Advances in Computational Mathematics, 5(1), 329-359.

Fajardo, A. & Montoro, C.G. (2013). Correction of the Errors due to the Non Zero Drain-to-Source Voltage in the gm/ID Based Vth Extraction Methods. Proceedings of the

MICROELECTRONICS STUDENTS FORUM (SFORUM in Curitiba,Brazil) http://www.lbd.dcc.ufmg.br/colecoes/sforum/2013/004.pdf

Fajardo, A.F, et al. (2014). Modelado e implementación de un manejador eléctrico para un motor de inducción trifásico. Revista Tecnura, 18(39), 94-109.

Hernández, L.F.; Gomez, D.R. & Hernández, O.M. (2012). Rectificador monofásico con corrección del factor de potencia usando un convertidor Boost. Revista Tecnura, 16(33), 23-34.

Martínez, F.H. (2004). Estudio de eficiencia en los MOSFET e IGBT para su utilización en convertidores de potencia conmutados. Revista Tecnura, 15, 85-96.

Ortiz-Conde, A., et al. (2002). A Review of Recent MOSFET Threshold Voltage Extraction Methods. Microelectronics Reliability, 42(4), 583-596.

Rudenko, T. et al. (2011). On the MOSFET Threshold Voltage Extraction by Transconductance and Transconductance-to-Current Ratio Change Methods: Part I effect of Gate-Voltage-Dependent Mobility. IEEE Transactions on Electron Devices, 58(12), 4172-4179.

Schneider, M.C. & Galup-Montoro, C. (2010). CMOS Analog Design using all-Region MOSFET Modeling. Cambridge: Cambridge University Press.

Schneider, M.C.; Galup-Montoro, C.; Machado, M.B. & Cunha, A.I.A. (2006). Interrelations between Threshold Voltage Definitions and Extraction Methods. Technical Proceedings of the 2006 NSTI Nanotechnology Conference and Trade Show Volume 3, 868-871. http://www.nsti.org/procs/Nanotech2006v3/7/W56.11

Siebel, O.F.; Schneider, M.C. & Galup-Montoro, C. (2012). MOSFET Threshold Voltage: Definition, Extraction, and some Applications. Microelectronics Journal, 43(5), 329-336.

Tsividis, Y. & McAndrew, C. (1999). Operation and Modeling of the MOS Transistor. New York: Oxford University Press.




DOI: https://doi.org/10.14483/udistrital.jour.tecnura.2017.2.a02



https://doi.org/10.14483/issn.2248-7638