DOI:

https://doi.org/10.14483/22484728.2834

Published:

2009-12-02

Issue:

Vol. 3 No. 2 (2009)

Section:

A Research Vision

Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA

A new methodology in the design of digital filters FIR on FPGA

Authors

  • César Augusto Hernández Suárez Universidad Distrital Francisco José de Caldas
  • Edwar Jacinto G. Universidad Distrital Francisco José de Caldas

Keywords:

Filters, Digital Filters, FIR, FPGAs, VHDL, Digital Signal Processing (en).

Keywords:

Filtros, filtros digitales, FIR, FPGA, VHDL, procesamiento digital de señales (es).

Abstract (es)

Este artículo presenta una metodología diferente y sencilla en el diseño e implementación de filtros digitales con respuesta de impulso finita, sobre una arquitectura reconfigurable como la FPGA XC3S200. En este desarrollo se emplearon herramientas CAD como FIR Toolbox e ISE de Xilinxy se obtuvieron resultados en tiempo récord, optimización en cuanto a los recursos de hardware utilizados y un buen desempeño en frecuencia, características deseables en el desarrollo de sistemas orientados al procesamiento digital de señales.

Abstract (en)

This article presents a different and simple methodology used in design and implementation of digital filters with finite impulse response (FIR), on an architecture reconfigurable as FPGA XC3S200. On this development was used CAD tools such as “FIR Toolbox” and “ISE” from Xilinx, achieving results in record time, optimizing the hardware resources used, and a good performance in frequency. These characteristics are desirable on development of systems oriented to digital signal processing.

How to Cite

APA

Hernández Suárez, C. A., and Jacinto G., E. (2009). Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA. Visión electrónica, 3(2), 40–47. https://doi.org/10.14483/22484728.2834

ACM

[1]
Hernández Suárez, C.A. and Jacinto G., E. 2009. Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA. Visión electrónica. 3, 2 (Dec. 2009), 40–47. DOI:https://doi.org/10.14483/22484728.2834.

ACS

(1)
Hernández Suárez, C. A.; Jacinto G., E. Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA. Vis. Electron. 2009, 3, 40-47.

ABNT

HERNÁNDEZ SUÁREZ, César Augusto; JACINTO G., Edwar. Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA. Visión electrónica, [S. l.], v. 3, n. 2, p. 40–47, 2009. DOI: 10.14483/22484728.2834. Disponível em: https://revistas.udistrital.edu.co/index.php/visele/article/view/2834. Acesso em: 17 jul. 2024.

Chicago

Hernández Suárez, César Augusto, and Edwar Jacinto G. 2009. “Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA”. Visión electrónica 3 (2):40-47. https://doi.org/10.14483/22484728.2834.

Harvard

Hernández Suárez, C. A. and Jacinto G., E. (2009) “Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA”, Visión electrónica, 3(2), pp. 40–47. doi: 10.14483/22484728.2834.

IEEE

[1]
C. A. Hernández Suárez and E. Jacinto G., “Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA”, Vis. Electron., vol. 3, no. 2, pp. 40–47, Dec. 2009.

MLA

Hernández Suárez, César Augusto, and Edwar Jacinto G. “Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA”. Visión electrónica, vol. 3, no. 2, Dec. 2009, pp. 40-47, doi:10.14483/22484728.2834.

Turabian

Hernández Suárez, César Augusto, and Edwar Jacinto G. “Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA”. Visión electrónica 3, no. 2 (December 2, 2009): 40–47. Accessed July 17, 2024. https://revistas.udistrital.edu.co/index.php/visele/article/view/2834.

Vancouver

1.
Hernández Suárez CA, Jacinto G. E. Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA. Vis. Electron. [Internet]. 2009 Dec. 2 [cited 2024 Jul. 17];3(2):40-7. Available from: https://revistas.udistrital.edu.co/index.php/visele/article/view/2834

Download Citation

Visitas

229

Dimensions


PlumX


Downloads

Download data is not yet available.

Most read articles by the same author(s)

Loading...